三星成功流片*颗20nm工艺试验芯片

三星成功流片*颗20nm工艺试验芯片（（DHX-II高压核相仪））

 三星电子日前宣布，已经成功实现了20nm工艺试验芯片（DHX-II高压核相仪）的流片，这也是迄今为止业内的半导体制造工艺。

三星电子此番利用了美国加州电子设计自动化企业Cadence Design Systems提供的一体化数字流程RTL-to-GDSII。这套基于Encounter的流程和方法完够满足三星20nm试验芯片从IP集成到设计验证的复杂需求，包括Encounter数字部署系统、Encounter RTL编译器、Incisive企业模拟器、Encounter电源系统、QRC Extraction提取工具、Encounter计时系统、Encounter测试与物理验证系统、Encounter NanoRoute路由等等。

 三星的试验芯片由ARM Cortex-M0微处理器和ARM Artisan物理IP组成，不过三星并未透露采用20nm工艺制造的这颗芯片包含了多少晶体管、在核心面积上又有多大。

另据了解，三星20nm工艺将使用第二代（DHX-II高压核相仪）后栅极（Gate Last）和高K金属栅极（HKMG）技术，第二代超低K电介质材料，第五代应变硅晶圆，193毫米沉浸式光刻工艺。尽管只是刚刚流片成功，三星的20nm早期工艺设计套装（PDK）已经向（DHX-II高压核相仪）客户开放，方便他们开始着手下一代新工艺产品（DHX-II高压核相仪）的设计。三星和Cadence公司此前就已经有过深入合作，包括在IBM领导的Common Platform（通用平台）；联盟下的32/28nm工艺，以及低功耗HKMG技术等等。